


### 3.5. Interrupt (Programmunterbrechung)

Wozu?

Extere Ereignisse, zb. Das Drücken einer Taste.

Ohne Interrut:



Zum Abfragen der Taste: 100% Ptozessorleistung -> ineffektiv

Ausweg: Interrupt

Prinzip 3\_200

Ablauf: ohne gedückte Taste arbeitet der Prozessor 100% für ein Hauptprogramm, das unabhängig von der Taste ist.

Während irgend einem Befehl i wirt die taste gedrückt (Signaländerung 0 -> 1)

Signaländerung wird von der Interruptlogik des Prozessors erkannt und führt ähnlich wie beim Unterprogramm zu einem Interruptprogramm,

unabhängig was Befehl  $i$  für ein Befehl ist. Dabei wird die Rückkehradresse im Stack abgelegt.

Danach 100% des Prozessors für die Reaktion auf die Taste im Interruptprogramm (IP)

Am Ende des Interruptprogramms Rückkehr zum Hauptprogramm mit dem Befehl Interrupt-Return (IRET) mit der Adresse aus dem Stack zum Befehl  $i+1$

Danach wieder 100% Prozessorleistung für das Hauptprogramm.

## 4. Speicherfunktionseinheiten


### 4.1. Vom zum Speicherchip

RAM-bit (Random Access Memory; Speicher mit wahlfreiem Zugriff)

SRAM: Logikstruktur (Flip-Flop) stabil nur mit Betriebsspannung (ohne verliert er seinen Inhalt) (Static RAM)

DRAM-bit (Kondensator als Ladungsspeicher mit nicht vermeidbarem Leckwiderstand) -> deshalb Auffrischen notwendig, das geht auch nur bei vorhandener Betriebsspannung (ohne verliert er seinen Inhalt) (Dynamic RAM)

ROM (read only Memory, Nur-lesespeicher), verschiedene Realisierungen, einfachste Realisierung Masken-programmiert (bei der Halbleiterherstellung):



*für 0 diese für 1 diese*  
*bei Herstellung Verbindung bei Herstellung Verbindung*

Warum Refresh (Auffrischen)?

F4\_20

Nach 1 Schreiben hat der Kondensator die Spannung  $U_b$ .

Durch den nicht vermeidbaren Widerstand  $R_{leak}$  Entladen nach e-Funktion.

Wenn die e-Funktion unter den zulässigen 1-Pegel (Spannung über Kondensator) muss die 1 spätestens zurück geschrieben werden ( $1r$ ), periodisch etwa alle 1ms (für alle bit eines Speichers in dieser Periode

DRAM's sind typischerweise größer als SRAM's aber langsamer.

Im weiteren: abstrakte bit-Zelle für ROM, SRAM oder DRAM

4\_30)

Lesen bit: Q, /Q

Schreiben bit D, /D und STB

Register: n bit Zellen mit verbundenen Strobe (siehe auch F2\_10)

Tristatetreiber n bit (siehe auch F2\_50)

Speicherwort n-bit-Register + n-bit-Tristate-Teiber

N typ. 8,16,32,64,128

Funktionen:

STB=1 und OE=0 Schreiben (0 oder 1)

STB=0 und OE=1 Lesen (0 oder 1)

STB=0 und OE=0 Speichern (0 oder 1)

STB=1 und OE=1 Refresh (0 oder 1, nur DRAM)

RAM für  $2^i$  hoch i Worte (Prinzip siehe F3\_20)

(i Adresssignaleingänge)

→  $2^i$  Auswahl signale ( $O_0$  bis  $O_{(2^i-1)}$ )

Gebildet durch einen Dekoder ( $1$  aus  $2^i$ )

Funktion des Dekoders als Wertetabelle (F4\_70)

→ Jede Binärkombination auf  $A_0$  bis  $A_{(i-1)}$  erzeugt genau ein  $O_j$  (unterschiedliches  $O_j$ , alle anderen  $O$ 's sind dabei Null).

Ein  $O_j$  mit  $STB = 1$  und  $OE = 0$  führt zu Schreiben der Daten von Daten-Ein-Ausgang in das Speicherwort  $j$ .

Ein  $O_j$  mit  $STB = 0$  und  $OE = 1$  führt zu Lesen der Daten vom Speicherwort  $j$  zum